

۱. ارتقای معماری پردازنده از تک چرخه به خط لوله^۱ پنج مرحله‌ای

هدف تمرین

هدف از این تمرین، درک عملی مفاهیم خط لوله، افزایش توان عملیاتی^۲ و مدیریت مخاطرات^۳ است. شما پردازنده‌ی تک‌چرخه‌ای که در تمرین ۵ طراحی کردید را به یک پردازنده‌ی خط لوله ۵ مرحله‌ای^۴ تبدیل می‌کنید و روش‌های ارسال رو به جلو^۵ و توقف^۶ را برای رفع مخاطرات داده^۷ و کنترلی^۸ پیاده‌سازی می‌نمایید.

مشخصات ورودی‌ها و خروجی‌ها

ورودی‌ها:

- Clk: سیگنال ساعت
- Rst: سیگنال بازنشانی
- InstrIn: دستور خوانده شده (۳۲ بیت)
- DataIn: داده خوانده شده (۳۲ بیت)

خروجی‌ها:

- R0, R2, ..., R31: ۳۲ ثبات ۳۲ بیتی
- InstrAddr: نشانی دستور (۳۲ بیت - مضرب ۴)
- DataAddr: نشانی داده (۳۲ بیت - مضرب ۴)
- DataWrite: نوشتن یا خواندن از حافظه داده
- DataOut: داده در حال نوشته شدن به حافظه (۳۲ بیت)
- D_PC: شماره دستوری که در مرحله رمزگشایی در حال اجراست (۳۲ بیت)

^۱pipeline

^۲throughput

^۳hazards

^۴5-stage pipeline

^۵forwarding

^۶stall

^۷data hazards

^۸control hazards

- D_Instr: دستوری که در مرحله رمزگشایی در حال اجراست (۳۲ بیت)
- D_Valid: معتبر بودن مرحله رمزگشایی
- D_Rs: مقدار ثبات Rs (۳۲ بیت)
- D_RsValid: معتبر بودن خروجی Rs
- D_Rt: مقدار ثبات Rt (۳۲ بیت)
- D_RtValid: معتبر بودن خروجی Rt
- D_Imm: مقدار ثابت خوانده شده از دستور (۱۶ بیت)
- D_ImmValid: معتبر بودن مقدار ثابت
- D_Address: نشانی خوانده شده از دستور (۲۶ بیت)
- D_AddressValid: معتبر بودن نشانی
- E_PC: شماره دستوری که در مرحله محاسبه در حال اجراست (۳۲ بیت)
- E_Instr: دستوری که در مرحله محاسبه در حال اجراست (۳۲ بیت)
- E_Valid: معتبر بودن مرحله محاسبه
- E_ResValid: معتبر بودن خروجی محاسبه
- E_Res: خروجی محاسبه (۳۲ بیت)
- W_PC: شماره دستوری که در مرحله نوشتن در حال اجراست (۳۲ بیت)
- W_Instr: دستوری که در مرحله نوشتن در حال اجراست (۳۲ بیت)
- W_Valid: معتبر بودن مرحله نوشتن

منطق پیاده سازی

خط لوله پردازنده‌ی شما باید شامل ۵ مرحله‌ی زیر باشد:

۱. **Instruction Fetch (F)**: واکنشی دستور از حافظه‌ی دستورات و محاسبه‌ی PC+4.
۲. **Instruction Decode (D)**: رمزگشایی دستور، خواندن ثبات‌ها و محاسبه‌ی نشانی مقصد پرش‌ها (برای کاهش خطرات کنترلی).
۳. **Execute (E)**: اجرای عملیات ALU (جمع، تفریق، ضرب، تقسیم و مقایسه) و محاسبه‌ی نشانی مؤثر حافظه.
۴. **Memory (M)**: دسترسی به حافظه‌ی داده (خواندن یا نوشتن).
۵. **Write Back (W)**: نوشتن نتیجه در بانک ثبات.

بافرهای خط لوله

مطابق جدول ۱ بافرهای واسطه زیر باید بین مراحل متوالی خط لوله قرار داده شوند. در هر بافر واسطه، علاوه بر سیگنال‌های اختصاصی همان مرحله، مقدار PC، دستور ۳۲ بیتی و بیت اعتبار دستور نیز نگهداری می‌شود. بیت اعتبار مشخص می‌کند که دستور موجود در آن مرحله معتبر است یا باید به عنوان NOP در نظر گرفته شود.

جدول ۱: بافرهای واسط خط لوله و سیگنال‌های عبوری

بافر خط لوله	بین مراحل	سیگنال‌های ذخیره‌شده	توضیح
F/D	Decode به Fetch	D_Active, D_Instr, D_PC	نگهداری نشانی دستور، کد دستور و معتبر بودن آن برای مرحله رمزگشایی.
D/E	Execute به Decode	E_Active, E_Instr, E_PC, rd, rt, rs, opcode, RegDst, MemRead, RegWrite, MemtoReg, ALUSrc, Jal, ALUOp, Branch, MemWrite	انتقال عملوندها، شماره‌ی ثبات‌ها و سیگنال‌های کنترلی لازم برای اجرای دستور در مرحله EX.
E/M	Memory به Execute	M_Active, M_Instr, M_PC	نگهداری نتیجه‌ی مرحله اجرا و اطلاعات لازم برای دسترسی به حافظه یا انجام پرش.
M/W	Write به Memory Back	W_Active, W_Instr, W_PC	نگهداری داده‌ی نهایی لازم برای نوشتن در بانک ثبات در مرحله WB.

مدیریت مخاطرات

الف) مخاطرات داده: خط لوله طراحی شده توسط شما باید وابستگی‌های داده را تشخیص داده و در صورت وجود، طبقات مربوطه را متوقف کند. همچنین اگر یک محاسبه به زمانی بیش از ۱ چرخه ساعت نیاز داشت، باید مراحل قبل از خود متوقف شوند تا این محاسبه کامل شود.

ب) مخاطرات کنترلی: با توجه به اینکه پرش شرطی در مرحله E و پرش غیر شرطی در مرحله D مشخص می‌شود، باید مراحل پشت آن متوقف و نا معتبر شوند تا زمانی که نشانی درست در PC محاسبه شود.

نحوه آزمون

پردازنده شما توسط کد تمرین ۵ مورد ارزیابی قرار می‌گیرد. در ابتدا مدار در وضعیت بازنشانی قرار می‌گیرد، سپس درون حافظه مربوطه، دستورات مورد نظر قرار گرفته و حافظه داده ۰ می‌شود. در نهایت مدار از وضعیت بازنشانی خارج شده و پردازنده باید از همان چرخه ساعت شروع به کار کند. از این لحظه وضعیت ثبات‌های پردازنده شما با یک پردازنده معیار مقایسه شده و نمره دهی می‌شود.

خروجی‌های مورد انتظار برای تحویل

- فایل طراحی مدار در محیط Logisim (نام فایل: HW7-STUDENT_ID.circ) یا کد پیاده‌سازی مدار به زبان Verilog.
- گزارش کاملی از نحوه طراحی و اجرای آزمون ارائه کنید (نام گزارش: HW7-STUDENT_ID.pdf). توجه داشته باشید که نمره‌دهی تنها بر اساس نتایج همین آزمون انجام می‌شود.